日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2004年10月 8日

出 願 番 号

Application Number:

特願2004-296479

パリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願

番号

JP2004-296479

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

出 願


人

株式会社リコー

Applicant(s):

2005年10月12日

特許庁長官 Commissioner, Japan Patent Office





BEST AVAILABLE COPY

【白秋白】 打 訂 麻具 【整理番号】 196713 【提出日】 平成16年10月 8日 【あて先】 特許庁長官殿 【国際特許分類】 H03F 3/343【発明者】 【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内 【氏名】 野田 一平 【特許出願人】 【識別番号】 000006747 【住所又は居所】 東京都大田区中馬込1丁目3番6号 【氏名又は名称】 株式会社リコー 【代理人】 【識別番号】 100086405 【弁理士】 【氏名又は名称】 河宮 治 【電話番号】 06-6949-1261 【ファクシミリ番号】 06-6949-0361 【選任した代理人】 【識別番号】 100098280 【弁理士】 【氏名又は名称】 石野 正弘 【電話番号】 06-6949-1261 【ファクシミリ番号】 06-6949-0361 【連絡先】 担当 【手数料の表示】 【予納台帳番号】 163028 【納付金額】 16,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書 【物件名】 図面 1 【物件名】 要約書 【包括委任状番号】 9808860

【盲想句】付許胡小ツ軋曲

【請求項】】

複数の定電流をそれぞれ生成して出力する定電流回路において、

制御電極に入力される信号に応じた電流を生成して出力する第1のトランジスタと、

該第1のトランジスタから出力された電流が供給される第1のpn接合素子と、

制御電極に入力される信号に応じた電流を生成して出力する第2のトランジスタと、

該第2のトランジスタから出力された電流が供給される、第1の抵抗及び第2のpn接合素子が直列に接続された第1の直列回路と、

前記第2のトランジスタと該第1の抵抗との接続部の電圧が、前記第1のトランジスタと第1のpn接合素子との接続部の電圧と等しくなるように前記第1及び第2の各トランジスタの動作制御を行う制御回路部と、

前記第1の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、

を備え、

前記第1の抵抗は、前記第1及び第2の各pn接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第2のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第1の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されることを特徴とする定電流回路。

【請求項2】

前記制御回路部は、前記第2のトランジスタと第1の抵抗との接続部の電圧、及び前記第1のトランジスタと第1のpn接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第1及び第2の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されることを特徴とする請求項1記載の定電流回路。

【請求項3】

前記第1の抵抗は、第1及び第2の各pn接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有することを特徴とする請求項1又は2記載の定電流回路。

【請求項4】

前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第3のトランジスタと、

該第3のトランジスタから出力された電流が供給される、第2の抵抗及び第3のpn接合素子が直列に接続された第2の直列回路と、 を備え、

前記第3のトランジスタと第2の抵抗との接続部の電圧を所定の基準電圧として出力することを特徴とする請求項1、2又は3記載の定電流回路。

【請求項し】

前記第1及び第2の各抵抗は、前記第3のpn接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されることを特徴とする請求項4記載の定電流回路。

【請求項6】

前記第1及び第2の各トランジスタは、ソースとゲートがそれぞれ共通接続されたMOSトランジスタであり、前記各比例電流生成用トランジスタは、第1及び第2の各トランジスタとソース及びゲートがそれぞれ共通接続されたMOSトランジスタであることを特徴とする請求項1、2又は3記載の定電流回路。

【請求項7】

前記第1から第3の各トランジスタは、ソースとゲートがそれぞれ共通接続されたMOSトランジスタであり、前記各比例電流生成用トランジスタは、第1から第3の各トランジスタとソース及びゲートがそれぞれ共通接続されたMOSトランジスタであることを特

取くりつ胡小児な人はし記取いた風処凹却。

【請求項8】

所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置において、

複数の所定の定電流をそれぞれ生成し対応する前記各定電圧回路にバイアス電流として 供給する定電流回路を備え、

該定電流回路は、

制御電極に入力される信号に応じた電流を生成して出力する第1のトランジスタと、該第1のトランジスタから出力された電流が供給される第1のpn接合素子と、

制御電極に入力される信号に応じた電流を生成して出力する第2のトランジスタと、

該第2のトランジスタから出力された電流が供給される、第1の抵抗及び第2のpn接合素子が直列に接続された第1の直列回路と、

前記第2のトランジスタと該第1の抵抗との接続部の電圧が、前記第1のトランジスタと第1のpn接合素子との接続部の電圧と等しくなるように前記第1及び第2の各トランジスタの動作制御を行う制御回路部と、

前記第1の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、

を備え、

前記第1の抵抗は、前記第1及び第2の各pn接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第2のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第1の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されることを特徴とするシステム電源装置。

【請求項9】

前記制御回路部は、前記第2のトランジスタと第1の抵抗との接続部の電圧、及び前記第1のトランジスタと第1のpn接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第1及び第2の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されることを特徴とする請求項8記載のシステム電源装置。

【請求項10】

前記第1の抵抗は、第1及び第2の各pn接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有することを特徴とする請求項8又は9記載のシステム電源装置。

【請求項11】

前記定電流回路は、

前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第3のトランジスタと、

該第3のトランジスタから出方された電流に洗給される、第2の抵抗及び第3のpn接合素子が直列に接続された第2の直列回路と、 を備え、

前記第3のトランジスタと第2の抵抗との接続部の電圧を所定の基準電圧として少なくとも1つの前記定電圧回路に供給することを特徴とする請求項8、9又は10記載のシステム電源装置。

【請求項12】

前記第1及び第2の各抵抗は、前記第3のpn接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されることを特徴とする請求項11記載のシステム電源装置。

【請求項13】

前記第1及び第2の各トランジスタは、ソースとゲートがそれぞれ共通接続されたMOSトランジスタであり、前記各比例電流生成用トランジスタは、第1及び第2の各トラン

ンヘノCノーへ及びノートがてALCAL元曲1女机CALにIVIOコトノンヘノしめることで打徴とする請求項8、9又は10記載のシステム電源装置。

【請求項14】

前記第1から第3の各トランジスタは、ソースとゲートがそれぞれ共通接続されたMOSトランジスタであり、前記各比例電流生成用トランジスタは、第1から第3の各トランジスタとソース及びゲートがそれぞれ共通接続されたMOSトランジスタであることを特徴とする請求項11又は12記載のシステム電源装置。

【官从口】 - 切和官

【発明の名称】定電流回路及びその定電流回路を使用したシステム電源装置

【技術分野】

 $[0\ 0\ 0\ 1]$

本発明は、複数の定電流を生成して出力する定電流回路及びその定電流回路を使用したシステム電源装置に関し、特にシステム電源装置を構成する複数の定電圧回路がそれぞれ有する誤差増幅回路や短絡保護回路等に必要な各バイアス電流を高精度に生成してそれぞれ供給する定電流回路及びその定電流回路を使用したシステム電源装置に関する。

【背景技術】

[0002]

最近では電子機器の機能が豊富になり、これに伴って各機能に必要な電源の特性も多様化しており、多くの種類の電源が必要になってきた。このため、図8に示すように、複数の定電圧回路REGX1~REGXn(nは、n>1の整数)を1 チップに集積し、各定電圧回路REGX1~REGXnから対応する負荷Lol~Lon に電力を供給すると共に、制御回路(図示せず)によって各定電圧回路REGX1~REGXnをトータル的に制御する、いわゆるシステム電源装置が用いられるようになってきた。

図 9 は、図 8 の定電圧回路 R E G X $1 \sim$ R E G X n の回路 例を示した回路図であり、定電圧回路 R E G X $1 \sim$ R E G X n は同じ回路構成であることから、図 9 では、任意の定電圧回路 R E G X k ($k=0\sim n$)を例にして示している。

[0003]

定電圧回路REGXkは、基準電圧発生回路REFk、誤差増幅回路APk、出力電圧制御用トランジスタPBk及び出力電圧検出用抵抗RXk,RYkで構成され、生成した出力電圧Vokを対応する負荷Lokに出力する。

基準電圧発生回路REFkは、ディブレッション型NMOSトランジスタNAkとエンハンスメント型NMOSトランジスタ(以下、エンハンスメント型NMOSトランジスタは単にPMOSトランジスタと呼び、エンハンスメント型PMOSトランジスタは単にPMOSトランジスタと呼ぶ)NBkとで構成されている。ディブレッション型NMOSトランジスタNAkにおいて、ドレインが電源Vddに接続されると共に、ゲートとソースが接続しているため、ディブレッション型NMOSトランジスタNAkのドレイン電流は、ディブレッション型NMOSトランジスタNAkのゲート・ソース間電圧Vgs=0のときの電流で定電流になる。

[0004]

ディブレッション型NMOSトランジスタNAkのソースにはNMOSトランジスタNBkのドレインが接続され、NMOSトランジスタNBkにおいて、ソースは接地電圧に接続され、ゲートはドレインに接続されている。このため、NMOSトランジスタNBkのドレイン電流は、定電流であるディブレッション型NMOSトランジスタNAkのドレイン電流と等しくなる。このことから、NMOSトランジスタNBkのゲート電圧は、ディブレッション型NMOSトランプスタドへよのドレイン電流によって決定される電圧に設定され、該電圧が基準電圧発生回路REFkから出力される基準電圧Vrefkとなる

誤差増幅回路APkは、出力電圧Vokを出力電圧検出用抵抗RXk及びRYkで分圧した電圧VXkが、基準電圧Vrefkになるように出力電圧制御用トランジスタPBkの動作制御を行う。

[0005]

一方、システム電源装置では、多い場合は1チップ上に20以上の定電圧回路が形成されているため、定電圧回路ごとにバイアス電流設定回路や基準電圧発生回路を設けると、半導体チップ全体の面積が大きくなってしまうという問題があった。このような問題を解決するため、電源電圧と接地電圧との間にPMOSトランジスタとNMOSトランジスタを直列に接続し、該直列回路によって電源電圧を分圧した電圧に、多数のNMOSトランジスタとPMOSトランジスタのゲートをそれぞれ接続し、多数のアナログ基本回路にバ

【特許文献1】特開平8-321731号公報

【発明の開示】

【発明が解決しようとする課題】

[0006]

しかし、製造工程におけるプロセス変動や、同じウエハ上でもチップの位置の違いによって、MOSFランジスタの特性は変化する。このため、図9において、誤差増幅回路APkの差動対をなすNMOSFランジスタNCk, NDk及び誤差増幅回路APkの出力段をなすPMOSFランジスタPEkへのバイアス電流値は大きくばらつくという問題があった。また、ディプレッション型NMOSFランジスタNAkの0バイアス時におけるドレイン電流のはらつきは-50%~+100%と大きく、しかも、温度特性も使用温度範囲(-30%~85%)で士20~30%もある。このため、基準電圧発生回路REFkから出力される基準電圧Vrefkや、NMOSFランジスタNBkのドレイン電流が製造プロセス及び温度の各変動に伴って大きく変化し、基準電圧発生回路REFkの特性が変化して基準電圧Vrefkの変化に結びつくので、出力電圧検出用抵抗Vrefkの変化に結びつくので、出力電圧検出用抵抗Vrefkの扱抗比をVrefkの数する必要があった。

[0007]

システム電源装置では、1チップ内に20以上の定電圧回路が収納されている場合もあり、各定電圧回路に含まれている誤差増幅回路のバイアス電流や定電流負荷の値が大きくバラツクと、システム電源装置の消費電流が規格を超えてしまうという問題が発生する。また、誤差増幅回路の位相補償の量はバイアス電流値によって変化するため、最適な位相補償がなされない等の問題が発生する。更に、バイアス電流の変化はリプル除去率、入力電圧応答特性、出力電圧応答特性等の定電圧回路に要求されるさまざまな特性を変化させるため、仕様通りの特性を得るためにはバイアス電流を所定の電流値範囲に収める必要があった。

[0008]

本発明は、上記のような問題を解決するためになされたものであり、製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成しバイアス電流として供給することができる定電流回路及びその定電流回路を使用したシステム電源装置を得ることを目的とする。

【課題を解決するための手段】

ジスタの動作制御を行う制御回路部と、

[0009]

この発明に係る定電流回路は、複数の定電流をそれぞれ生成して出力する定電流回路において、

制御電極に入力される信号に応じた電流を生成して出力する第1のトランジスタと、

該第1のトランジスタから出力された電流が供給される第1のpn接合素子と、

制御電極に入力される信号に応じた電流を生成して出力する第2のトランジスタと、該第2のトランジスタから出力された電流が供給される、第1の抵抗及び第2のpn接

合素子が直列に接続された第1の直列回路と、 前記第2のトランジスタと該第1の抵抗との接続部の電圧が、前記第1のトランジスタ と第1のpn接合素子との接続部の電圧と等しくなるように前記第1及び第2の各トラン

前記第1の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、

を備え、

前記第1の抵抗は、前記第1及び第2の各pn接合素子に流れる電流密度の差によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第2のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用ト

ノンへノし何以CAL、刑礼労1ツ以別に加みての电側に比例しに电側が該付比例电側工以用トランジスタで生成され出力されるものである。

[0010]

具体的には、前記制御回路部は、前記第2のトランジスタと第1の抵抗との接続部の電圧、及び前記第1のトランジスタと第1のpn接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第1及び第2の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されるようにした。

$[0\ 0\ 1\ 1]$

また、前記第1の抵抗は、第1及び第2の各pn接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有するようにした。

[0012]

更に、前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する 第3のトランジスタと、

該第3のトランジスタから出力された電流が供給される、第2の抵抗及び第3のpn接合素子が直列に接続された第2の直列回路と、 を備え、

前記第3のトランジスタと第2の抵抗との接続部の電圧を所定の基準電圧として出力するようにしてもよい。

[0013]

また、前記第1及び第2の各抵抗は、前記第3のpn接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されるようにした。

[0014]

また、前記第1及び第2の各トランジスタは、ソースとゲートがそれぞれ共通接続されたMOSトランジスタであり、前記各比例電流生成用トランジスタは、第1及び第2の各トランジスタとソース及びゲートがそれぞれ共通接続されたMOSトランジスタであるようにしてもよい。

[0015]

また、前記第1から第3の各トランジスタは、ソースとゲートがそれぞれ共通接続されたMOSトランジスタであり、前記各比例電流生成用トランジスタは、第1から第3の各トランジスタとソース及びゲートがそれぞれ共通接続されたMOSトランジスタであるようにしてもよい。

[0016]

また、この発明に係るシステム電源装置は、所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置において、

複数の所定の定電流をそれぞれ生成し対応する前記各定電圧回路にバイアス電流として 供給する定電流回路を備え、

該定電流回路は、

制御電極に入力される信号に応じた電流を生成して出力する第1のトランジスタと、

該第1のトランジスタから出力された電流が供給される第1のpn接合素子と、

制御電極に入力される信号に応じた電流を生成して出力する第2のトランジスタと、

該第2のトランジスタから出力された電流が供給される、第1の抵抗及び第2のpn接合素子が直列に接続された第1の直列回路と、

前記第2のトランジスタと該第1の抵抗との接続部の電圧が、前記第1のトランジスタと第1のpn接合素子との接続部の電圧と等しくなるように前記第1及び第2の各トランジスタの動作制御を行う制御回路部と、

前記第1の抵抗に流れる電流に比例した複数の電流をそれぞれ生成して出力する比例電流生成回路部と、

を備え、

明記およいないは、明記およびおるい日り日接口米」に加れる电加田及い左によって生じる電位差に接続され、前記比例電流生成回路部は、前記制御回路部から第2のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで構成され、前記第1の抵抗に流れる電流に比例した電流が該各比例電流生成用トランジスタで生成され出力されるものである。

$[0\ 0\ 1\ 7\]$

具体的には、前記制御回路部は、前記第2のトランジスタと第1の抵抗との接続部の電圧、及び前記第1のトランジスタと第1のpn接合素子との接続部の電圧が対応する入力端にそれぞれ入力された演算増幅回路をなし、前記第1及び第2の各トランジスタ並びに前記各比例電流生成用トランジスタは、該演算増幅回路によって動作制御されるようにした。

[0018]

また、前記第1の抵抗は、第1及び第2の各pn接合素子に流れる電流密度の差によって生じる電位差の温度特性を相殺する温度特性を有するようにした。

[0019]

更に、前記定電流回路は、

前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第3のトランジスタと、

該第3のトランジスタから出力された電流が供給される、第2の抵抗及び第3のpn接合素子が直列に接続された第2の直列回路と、 を備え、

前記第3のトランジスタと第2の抵抗との接続部の電圧を所定の基準電圧として少なくとも1つの前記定電圧回路に供給するようにしてもよい。

[0020]

また、前記第1及び第2の各抵抗は、前記第3のpn接合素子の両端電圧における温度特性に起因する前記基準電圧の変動を相殺するように、各抵抗値及び各温度係数がそれぞれ設定されるようにした。

[0021]

また、前記第1及び第2の各トランジスタは、ソースとゲートがそれぞれ共通接続されたMOSトランジスタであり、前記各比例電流生成用トランジスタは、第1及び第2の各トランジスタとソース及びゲートがそれぞれ共通接続されたMOSトランジスタであるようにしてもよい。

[0022]

また、前記第1から第3の各トランジスタは、ソースとゲートがそれぞれ共通接続されたMOSトランジスタであり、前記各比例電流生成用トランジスタは、第1から第3の各トランジスタとソース及びゲートがそれぞれ共通接続されたMOSトランジスタであるようにしてもよい。

【発明の効果】

[0023]

本発明の定電流回路によれば、前記第1及び第2の各pn接合素子に流れる電流密度の差によって生じる電位差に前記第1の抵抗を接続し、前記制御回路部から第2のトランジスタに出力された制御信号が各制御電極にそれぞれ入力される複数の比例電流生成用トランジスタで、前記第1の抵抗に流れる電流に比例した電流がそれぞれ生成され出力されるようにした。このことから、製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成して供給することができる。また、所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置において、複数の所定の定電流をそれぞれ生成し対応する前記各定電圧回路にバイアス電流として供給するために、このような定電流回路を使用するようにしたことから、定電圧回路の性能のはらつきを小さくすることができ、高精度の定電圧を生成して負荷に供給することができる。

10024.1

更に、前記定電流回路に、前記制御回路部から制御電極に入力される信号に応じた電流を生成して出力する第3のトランジスタと、該第3のトランジスタから出力された電流が供給される、第2の抵抗及び第3のpn接合素子が直列に接続された第2の直列回路とを備え、前記第3のトランジスタと第2の抵抗との接続部の電圧を所定の基準電圧として出力するようにしたことから、基準電圧を発生させる回路を別途設ける必要がなくなり、特に、所定の定電圧を生成して対応する負荷にそれぞれ出力する複数の定電圧回路を備えたシステム電源装置にこのような定電流回路を使用することにより、定電圧回路ごとに設けられていた基準電圧発生回路が不用となり、更に従来と比較して電圧のはらつきが小さくりれていた基準電圧発生回路が不用となり、更に従来と比較して電圧のはらつきが小さく力電圧を調整するためのトリミングをなくすことができると共に、システム電源装置のチップ面積を小さくすることができる。

【発明を実施するための最良の形態】

[0025]

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。 第1の実施の形態.

図1は、本発明の第1の実施の形態における定電流回路の構成例を示した図である。

図1において、定電流回路1は、複数の所定の定電流iol~ion(nは、n>1の整数)を生成して出力するものであり、所定の基準電流を生成する基準電流生成回路部2と、該基準電流生成回路部2で生成された基準電流に比例した複数の定電流iol~ionをそれぞれ生成して出力する比例電流生成回路部3とで構成されている。

[0026]

基準電流生成回路部2は、演算増幅回路AMP、2つのpnpトランジスタQ1,Q2、抵抗R1及び2つのPMOSトランジスタM1,M2で構成されている。電源電圧Vddと接地電圧との間には、PMOSトランジスタM1及びpnpトランジスタQ1が直列に接続されると共に、PMOSトランジスタM2、抵抗R1及びpnpトランジスタQ2が直列に接続されている。PMOSトランジスタM1とpnpトランジスタQ1との接続部は演算増幅回路AMPの反転入力端に接続され、PMOSトランジスタM2と抵抗R1との接続部は演算増幅回路AMPの非反転入力端に接続されている。PMOSトランジスタM1及びM2の各ゲートは演算増幅回路AMPの出力端にそれぞれ接続され、pnpトランジスタQ1及びQ2の各ベースは接地電圧にそれぞれ接続されている。PMOSトランジスタM1のドレイン電流をi1とし、PMOSトランジスタM2のドレイン電流をi2とし、該電流i2は前記基準電流をなす。

[0027]

比例電流生成回路部3は、PMOSトランジスタMA1~MAnで構成されている。PMOSトランジスタMA1~MAnの各ソースはそれぞれ電源電圧Vddに接続され、PMOSトランジスタMA1~MAnの各ゲートは、演算増幅回路AMPの出力端にそれぞれ接続されている。PMOSトランジスプ派点1~MAnの各ドレインから定電流iol~ionが対応して出力される。なお、PMOSトランジスタM1は第1のトランジスタを、PMOSトランジスタM2は第2のトランジスタを、pnpトランジスタQ1は第1のpn接合素子を、pnpトランジスタQ2は第2のpn接合素子を、抵抗R1は第1の抵抗をそれぞれなす。また、抵抗R1とpnpトランジスタQ2の直列回路は第1の直列回路を、演算増幅回路AMPは制御回路部をそれぞれなし、PMOSトランジスタMA1~MAnはそれぞれ比例電流生成用トランジスタをなす。

[0028]

このような構成において、PMOSトランジスタM1のドレイン電流ilはpnpトランジスタQ1のエミッタ電流に、PMOSトランジスタM2のドレイン電流i2はpnpトランジスタQ2のエミッタ電流になっている。PMOSトランジスタM1とM2は、同一特性のトランジスタを使用しており、図1のようにゲート・ソース間電圧を同一にすると、同じドレイン電流が流れる。

IMUSICALA AND MINITURE TO CIMUSICALA AND MINITURE AND AN

[0029]

この結果、pnpトランジスタQlのベース・エミッタ間電圧Vbelと、pnpトランジスタQ2のベース・エミッタ間電圧Vbe2に抵抗Rlの両端の電圧を加えた電圧とは等しくなる。pnpトランジスタQ2の素子サイズはpnpトランジスタQlの素子サイズより大きく作られており、同じエミッタ電流を供給した場合には、pnpトランジスタQ2のベース・エミッタ間電圧Vbelより低い電圧になるようにしている。

[0030]

このことを式で表すと下記(1)式のようになる。なお、下記式において、R1は抵抗R1の抵抗値を示している。

 $V b e 1 = V b e 2 + i 2 \times R 1 \cdots \cdots \cdots \cdots \cdots (1)$

 $i 2 = (1/R1) \times (Vbe1 - Vbe2)$

[0031]

 $\Delta V b e = V b e 1 - V b e 2 と すると、下記(2) 式のようになる。$

 $i 2 = (1/R1) \times \Delta V b e \cdots \cdots (2)$

(2)式より、PMOSトランジスタM2のドレイン電流i2の値は、pnpトランジスタQ1とpnpトランジスタQ2の素子サイズの差と抵抗R1の抵抗値で決まることが分かる。

[0032]

一方、 Δ V b e の温度係数が正であることから、抵抗R 1 の温度係数を Δ V b e の温度係数を相殺するように選ぶことで、PMOSトランジスタM 2 のドレイン電流 i 2 の温度係数を非常に小さくすることができる。抵抗R 1 の抵抗値と温度係数の製造はらつきは、抵抗値で±5%、温度係数で±5%(-30 \mathbb{C} \sim 85 \mathbb{C})程度である。おおよそこれらの変動幅が基準電流 i 2 のはらつきになるので、従来と比較して高精度に基準電流値を設定することができる。

比例電流生成回路部3の各PMOSトランジスタMA1〜MAnから出力される各定電流iol〜ionは、必ずしもすべて同じ電流値である必要はなく、PMOSトランジスタMA1〜MAnの素子の大きさによって任意に設定することができる。

[0033]

図2は、図1の定電流回路1を使用したシステム電源装置の例を示した図である。

[0034]

定電圧回路REGkは、所定の基準電圧Vrkを生成して出力する基準電圧発生回路Gkと、誤差増幅回路AMPkと、出力電圧制御用トランジスタMBkと、出力電圧検出用抵抗RAk,RBkとで構成され、生成した出力電圧Vokを出力端OUTkに接続された負荷Lokに出力する。

電源電圧Vddと出力端OUTkとの間には出力電圧制御用トランジスタMBkが接続され、出力端OUTkと接地電圧との間には、抵抗RAk及びRBkが直列に接続されている。抵抗RAk及びRBkによって出力電圧Vokを分圧して生成された分圧電圧Vdkは、演算増幅回路AMPkの反転入力端に入力され、演算増幅回路AMPkの非反転入力端には基準電圧Vrkが入力されている。演算増幅回路AMPkの出力端は出力電圧制

[0035]

一方、演算増幅回路AMPkには、定電流回路lから定電流iokがパイアス電流として供給されている。

図3は、演算増幅回路AMPkの回路例を示した図である。

図3において、演算増幅回路AMP kは、PMOSトランジスタMC k~ME k及びNMOSトランジスタMF k~MJ kで構成されている。PMOSトランジスタMC k及びMD kはカレントミラー回路を形成しており、差動対をなすNMOSトランジスタMF k及びMG kの負荷をなす。PMOSトランジスタMC k及びMD kにおいて、各ソースは電源電圧 V d dにそれぞれ接続され、各ゲートは接続されて該接続部はPMOSトランジスタMC kのドレインに接続されている。

[0036]

PMOSトランジスタMCkのドレインにはNMOSトランジスタMFkのドレインが接続され、PMOSトランジスタMDkのドレインにはNMOSトランジスタMGkのドレインが接続されている。NMOSトランジスタMFkのゲートは演算増幅回路AMPkの非反転入力端をなし、基準電圧Vrkが入力されている。また、NMOSトランジスタMGkのゲートは演算増幅回路AMPkの反転入力端をなし、分圧電圧Vdkが入力されている。NMOSトランジスタMFk及びMGkの各ソースは接続され、該接続部と接地電圧との間にNMOSトランジスタMIkが接続されている。

[0037]

ここで、NMOSトランジスタMHk~MJkはカレントミラー回路を形成しており、NMOSトランジスタMHk~MJkの各ゲートは接続され、該接続部はNMOSトランジスタMHkのドレインに接続され、該ドレインには定電流回路lからの定電流iokが入力されている。

また、電源電圧Vddと接地電圧との間には、PMOSトランジスタME kとNMOSトランジスタMJkが直列に接続され、PMOSトランジスタMDkとNMOSトランジスタMG kの接続部がPMOSトランジスタME kのゲートに接続されている。また、PMOSトランジスタME kとNMOSトランジスタMJ kとの接続部は、演算増幅回路AMP kの出力端をなし出力電圧制御用トランジスタMB kのゲートに接続されている。

[0038]

このような構成において、PMOSトランジスタMCk, MDk及びNMOSトランジスタMFk, MGk, MIkは差動増幅段を形成し、NMOSトランジスタMHk及びMIkのカレントミラー回路によって、定電流iokに比例した電流がバイアス電流として差動対をなすNMOSトランジスタMFk及びMGkにそれぞれ供給される。また、PMOSトランジスタMEk及びNMOSトランジスタMJkは増幅段を形成し、NMOSトランジスタMHk及びMJkのカレントミラー回路によって、定電流iokに比例した電流がバイアス電流としてPMOSトランジスクMEkに供給される。このようにして、演算増幅回路AMPkに定電流回路1からの定電流iokがバイアス電流として供給される

[0039]

なお、図1では、PMOSトランジスタ及びpnpトランジスタを使用して定電流回路1を形成する場合を例にして示したが、NMOSトランジスタ及びnpnトランジスタを使用して定電流回路1を形成するようにしてもよく、このようにした場合、図1は図4のようになる。図4では、図1に対応するものは図1と同じ符号で示している。また、図1では、pnpトランジスタQ1及びQ2の各ペースは接地電圧に接続するようにしたが、図5で示すように、pnpトランジスタQ1及びQ2の代わりにペースとコレクタが接続されたnpnトランジスタを使用してもよい。なお、図5においても、図1に対応するものは図1と同じ符号で示している。

[0040]

□のように、年第1の天心の心窓においる圧電が回路は、MUOSFランシスクが11以びM2から流れる各電流i1及びi2の一方の電流の変動に対して負帰還がかけられてその変動を打ち消すように、演算増幅回路AMPがMOSトランジスタM1及びM2の動作制御を行い、MOSトランジスタM1及びM2から対応して電流が供給される2つのバイポーラトランジスタQ1及びQ2に流れる電流密度の差によって生じる電位差に接続した抵抗R1に流れる定電流を基準電流とし、演算増幅回路AMPによって動作制御されたMOSトランジスタMA1~MAnで該基準電流に比例した各電流をそれぞれ生成して出力するようにした。このことから、製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成しバイアス電流として供給することができる。

[0041]

また、本第1の実施の形態における定電流回路で生成された各定電流をシステム電源装置10か有する複数の定電圧回路REG1〜REGnのバイアス電流として供給するようにしたことから、各定電圧回路の性能のはらつきを小さくすることができ、システム電源装置全体の消費電流のはらつきが小さくなり、各誤差増幅回路の位相補償も安定し、更にリプル除去率、入力電圧応答特性及び出力電圧応答特性等、定電圧回路に要求されるさまざまな特性の安定化を実現することができる。

[0042]

第2の実施の形態.

前記第1の実施の形態では、各定電圧回路REG1~REGnにそれぞれ基準電圧発生回路G1~Gnを備えるようにしたが、各定電圧回路REG1~REGnの内、使用する基準電圧が同じである定電圧回路がある場合、定電流回路1で該基準電圧を生成して該定電圧回路にそれぞれ供給するようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。

図6は、本発明の第2の実施の形態における定電流回路の構成例を示した図である。なお、図6では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。また、図6では、各定電圧回路で使用する基準電圧がすべて同じである場合を例にして示している。

[0043]

図6における図1との相違点は、演算増幅回路AMPによって動作制御されるPMOSトランジスタM3、pnpトランジスタQ3及び抵抗R2からなる基準電圧発生回路部4を備えたことにあり、これに伴って、図1の定電流回路1を定電流回路1aにした。

図6において、定電流回路1aは、複数の所定の定電流iol~ion及び所定の基準電圧Vrを生成して出力するものであり、基準電流生成回路部2と、比例電流生成回路部3と、所定の基準電圧Vrを生成して出力する基準電圧発生回路部4とで構成されている

[0044]

基準電圧発生回路部4は、PMOSトランジスタM3、pnpトランジスタQ3及び抵抗R2で構成され、電源電圧Vddと接地電圧との間にPMOSトランジスタM3、抵抗R3及びpnpトランジスタQ3が直列に接続されている。PMOSトランジスタM3のゲートは演算増幅回路AMPの出力端に接続され、pnpトランジスタQ3のゲートは接地電圧に接続されている。PMOSトランジスタM3と抵抗R2との接続部から基準電圧Vrが出力される。なお、pnpトランジスタQ3は第3のトランジスタを、抵抗R2は第2の抵抗を、pnpトランジスタQ3は第3のpn接合素子をそれぞれなし、抵抗R2とpnpトランジスタQ3の直列回路が第2の直列回路をなす。

[0045]

このような構成において、基準電圧Vrは下記(3)式で表される。なお、下記(3)式において、pnpトランジスタQ3のペース・エミッタ間電圧をVbe3とし、抵抗R2の抵抗値をR2とし、PMOSトランジスタM3から出力される電流をi3としている

明記(3)取において、トーヘーエミック問題はVUESは其の皿及原数を打つ、ムVbeは正の温度係数を持つ。このことから、R2/Rlの値と温度係数を適切に選択することで基準電圧Vrの温度係数を非常に小さくすることができる。

[0046]

図7は、図6の定電流回路1aを使用したシステム電源装置の例を示した図である。なお、図7では、図2と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図2との相違点のみ説明する。

図7における図2との相違点は、図1の定電圧回路REG1~REGnから基準電圧発生回路G1~Gnをなくし、誤差増幅回路AMP1~AMPnの各非反転入力端に定電流回路1aからの基準電圧Vrをそれぞれ入力するようにしたことにあり、これに伴って、図2の定電圧回路REG1~REGnを定電圧回路REGa1~REGanにし、図2の定電流回路1を定電流回路1aに、図2のシステム電源装置10をシステム電源装置10 aにそれぞれした。

[0047]

このように、本第2の実施の形態における定電流回路は、前記第1の実施の形態の定電流回路に、所定の基準電圧Vrを生成して出力する基準電圧発生回路部4を備えるようにした。このことから、前記第1の実施の形態と同様の効果を得ることができ、更に、複数の定電圧回路を有するシステム電源装置において、各定電圧回路で必要とする基準電圧を定電流回路からそれぞれ供給することができ、各定電圧回路に基準電圧発生回路を設ける必要をなくすことができることから該各基準電圧発生回路を形成する面積が不用になり、電圧のばらつきが小さく温度特性の優れた高精度の基準電圧を得ることができる。このため、各定電圧回路のそれぞれの出力電圧を調整するためのトリミングをなくすことができると共に、システム電源装置のチップ面積を小さくすることができる。

[0048]

なお、前記第1及び第2の各実施の形態では、説明を分かりやすくするために、各定電圧回路がすべて同じ回路構成をなしている場合を例にして説明したが、本発明は、これに限定するものではなく、各定電圧回路がすべて同じ回路構成をなしていなくてもよく、複数の定電圧回路が定電流回路からのバイアス電流を供給される構成をなしていればよい。また、前記第2の実施の形態では、説明を分かりやすくするために、定電圧回路REGal~REGanで使用する基準電圧がすべて同じである場合を例にして説明したが、本発明は、これに限定するものではなく、少なくとも1つの定電圧回路が定電流回路1aからの基準電圧Vrを使用する場合に適用するものである。

【図面の簡単な説明】

[0049]

- 【図1】本発明の第1の実施の形態における定電流回路の構成例を示した図である。
- 【図2】図1の定電流回路1を使用したシステム電源装置の例を示した図である。
- 【図3】図2の演算増幅回路AMPkの回路例を示した図である。
- 【図4】本発明の第1の実施の形態における定電流回路の他の構成例を示した図である。
- 【図5】本発明の第1の実施の形態における定電流回路の他の構成例を示した図である。
- 【図6】本発明の第2の実施の形態における定電流回路の構成例を示した図である。
- 【図7】図6の定電流回路1 aを使用したシステム電源装置の例を示した図である。
- 【図8】従来のシステム電源装置の例を示した図である。
- 【図9】図8の定電圧回路REG1~REGnの回路例を示した回路図である。

【符号の説明】

[0050]

- 1, 1 a 定電流回路
- 2 基準電流生成回路部
- 3 比例電流生成回路部

4 盔军电压尤工凹斑印

AMP 演算增幅回路

M1~M3, MA1~MAn PMOSトランジスタ

Q1~Q3 pnpトランジスタ


R1, R2, RA1~RAn, RB1~RBn 抵抗


REG1~REGn, REGal~REGan 定電圧回路


Gl~Gn 基準電圧発生回路

AMP1~AMPn 誤差增幅回路


MB1~MBn 出力電圧制御用トランジスタ










【図4】







【図6】







7.5



【官从台】女们官

【要約】

【課題】 製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の 定電流を生成しバイアス電流として供給することができる定電流回路及びその定電流回路 を使用したシステム電源装置を得る。

【解決手段】 PMOSトランジスタM1及びM2から流れる各電流i1及びi2の一方の電流の変動に対して負帰還がかけられてその変動を打ち消すように、演算増幅回路AMPがPMOSトランジスタM1及びM2の動作制御を行い、PMOSトランジスタM1及びM2から対応して電流が供給される2つのpnpトランジスタQ1及びQ2に流れる電流密度の差によって生じる電位差に接続した抵抗R1に流れる定電流を基準電流とし、演算増幅回路AMPによって動作制御されたPMOSトランジスタMA1~MAnで該基準電流に比例した各電流をそれぞれ生成して出力するようにした。

【選択図】 図1

000006747 20020517 住所変更

東京都大田区中馬込1丁目3番6号株式会社リコー

Document made available under the **Patent Cooperation Treaty (PCT)**

International application number: PCT/JP2005/018208

International filing date:

26 September 2005 (26.09.2005)

Document type:

Certified copy of priority document

Document details:

Country/Office: JP

Number:

2004-296479

Filing date: 08 October 2004 (08.10.2004)

Date of receipt at the International Bureau: 28 October 2005 (28.10.2005)

Remark:

Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.